آخرین اخبار
facebook Telegram RSS ارسال به دوستان نسخه چاپی
کد خبر : 268594
تاریخ انتشار : 7 اردیبهشت 1399 12:27
تعداد بازدید : 4521

تکنیک یادگیری ماشین گوگل برای طراحی تراشه در 6 ساعت

مهندسان گوگل به تکنیکی مبتنی بر یادگیری ماشین دست یافته اند که فرایند طراحی معماری تراشه ها را در کمتر از 6 ساعت به انجام می رساند.
undefined

آی تی من- در مقاله ای که به صورت مشترک از سوی جف دین، مدیر هوش مصنوعی گوگل، محققان مرکز تحقیقات این شرکت و تیم زیرساخت و پیاده سازی تراشه گوگل منتشر شده، رویکردی مبتنی بر یادگیری ماشین معرفی شده که می تواند با یادگیری از تجربیات گذشته، معماری بهتری برای تراشه های کامپیوتری ارایه دهد.
مقاله مذکور مدعی است که این الگوریتم می تواند در کمتر از 6 ساعت طراحی نهایی را انجام دهد؛ در حالی که با روش های رایج، هفته ها طول می کشد که متخصصان به معماری مناسب برای تراشه ها دست بیابند.
البته این کار چندان هم جدید نیست. مهندسان گوگل در ماه مارس گذشته، مقاله دیگری را منتشر کرده و در آن، تشریح کرده بودند که چگونه با به کارگیری یادگیری تقویتی (reinforcement-learning) می توان جاگذاری اجزا و ترانزیستورها روی تراشه را بهینه کرد، به نحوی که موجب کارآیی بیشتر و مصرف انرژی کمتر شود. روش جدید طراحی معماری تراشه نیز بر اساس همان یادگیری تقویتی انجام شده است.
یادگیری تقویتی یکی از گرایش های یادگیری ماشینی است که از روانشناسی رفتارگرایی الهام می گیرد. این روش بر رفتارهایی تمرکز دارد که ماشین باید برای بیشینه کردن پاداشش انجام دهد.
اگر تکنیک مهندسان گوگل به صورت عمومی در دسترس قرار گیرد، استارتاپ هایی که منابع گسترده مالی ندارند نیز می توانند به طراحی تراشه های خود برای هوش مصنوعی یا سایر نیازمندی ها بپردازند. علاوه براین، این تکنیک می تواند به کوتاه شدن چرخه طراحی تراشه کمک کند و در نتیجه سخت افزارها با سرعت بیشتری با نیازها قابلیت تطبیق بیابند.
جف دین سال گذشته در مصاحبه ای با ونچربیت گفته بود: هم اکنون در فرایند طراحی تراشه ها، ابزارهای طراحی ویژه ای به کار گرفته می شود که می تواند در چیدمان ترانزیستورها کمک کند؛ اما استفاده از این ابزار نیازمند افرادی برای جاگذاری ترانزیستورها و متخصصانی است که با این ابزارها کار کنند و بارها و بارها به سعی و خطا بپردازند.
وی افزوده بود: فرایند رسیدن از طراحی به قرارگرفتن واقعی ترانزیستورها در یک معماری دلخواه  روی تراشه و فایق آمدن بر محدودیت هایی مثل طول سیم کشی و قدرت موردنیاز و پروسه تولید چند هفته طول می کشد. وی در ادامه گفته بود: قطعا می توانیم یک مدل یادگیری ماشین داشته باشیم که انجام فرایند جاگذاری ترانزیستورها روی تراشه را فرابگیرد. رویکرد این مهندسان، تهیه یک گراف از گیت های منطقی، حافظه و سایر قطعات روی سطح تراشه، به گونه ای است که طراحی از نظر قدرت، کارآیی و اندازه بهینه باشد و در عین حال محدودیت های تراکم قطعات و مسیریابی را نیز لحاظ کند. 


نظر شما



نمایش غیر عمومی
تصویر امنیتی :